반도체공정09-패키징

0) 패키징이란?

• 웨이퍼에서 만든 다이(칩)를 외부 환경(먼지/습기/충격)에서 보호하고
  전기적으로 연결(I/O)해서 실제 제품 형태로 쓰게 만드는 후공정.
• “전공정(회로 만들기)”이 끝난 칩을 쓸 수 있게 실장/보호/검사하는 단계라고 보면 됨.

---

1) 기본 공정 흐름(큰 그림)

Wafer 준비 → Backlap(연삭/박막화) → Sawing(다이싱) → Die attach(부착) → Wire bonding 또는 Flip-chip mount → Mold(몰딩) → Marking → Solder Ball Attach(SBA) → PKG Sorting/테스트

---

2) Conventional Package

(1) Wire Bonding (WB)

• 칩과 기판(PCB/리드프레임)을 금선/구리선/은선 같은 와이어로 연결.
• 메모리에서 많이 쓰이고, 다단 적층에 유리한 편.
• 대신 전기 신호 경로가 길어져 성능(속도/신호) 측면에서 불리할 수 있음.

감 잡기

• WB = 선을 뽑아서 연결
• 장점: 구조 단순/적층 유리
• 단점: 신호 경로 길어 고속에 불리

(2) Flip-Chip

• 칩 아래쪽에 솔더 범프를 만들어서 기판에 바로 붙이는 방식.
• WB보다 전기적 성능(속도/신호)이 좋지만 가격↑.
• 다단 적층도 가능은 한데, WB처럼 높게 쌓기가 쉽지 않아서 보통 인터포저 같은 매개체가 같이 등장함.

감 잡기

• Flip-chip = 범프로 뒤집어서 붙임
• 장점: 신호 짧음 → 성능 좋음
• 단점: 공정/비용 부담, 적층 구조에 제약

---

3) Conventional 세부 공정

(1) Backlap(연삭)

• 웨이퍼를 목표 두께로 얇게 만드는 공정.
• 거친 연삭 후 미세 연마, 초미세는 CMP(실리카 슬러리) 같은 걸 씀.
• 목적: 얇게 만들어 적층에 유리, 그리고 미세 결함을 제어해 칩 강도/품질 올림.

(2) Sawing(다이싱)

• 웨이퍼를 칩 단위로 분리.
• 방식: 블레이드(물리적) vs 레이저(에너지)

(3) Die attach

• 잘라낸 칩을 기판에 올릴 때 접착에 DAF(양면 테이프 느낌) 같은 걸 씀.

(4) Flip-chip mount: Flux + Reflow

• 플럭스 바르고 열로 녹여서(리플로우) 범프-기판이 붙으면서 금속간 결합(IMC)이 생김.

(5) Mold(몰딩)

• 와이어/칩/기판을 EMC(에폭시 몰드 컴파운드)로 감싸 보호.
• 몰딩 결함 키워드: void(공동), sweep(쓸림), wire break/short 같은 이슈.

몰딩 방식 2개

• Transfer molding: 초기 방식, 구조 복잡해지면 에폭시가 골고루 퍼지기 어려워 결함↑
• Compression molding: 위 문제(공동/스윕 등)를 줄이고, 불필요 에폭시도 줄여 원가/불량 개선 쪽

(6) Marking

• 패키지 표면에 제품 정보/식별 표시.

(7) SBA + PKG Sorting

• PCB 하단에 솔더볼 붙여서 외부 연결(BGA 형태).
• 마지막에 분류/검사로 출하 가능한 것만 선별.

(8) 테스트

• 웨이퍼 테스트 → 패키지 테스트로 이어지고
  불량은 걸러내고(pass)만 출하.

---

4) Advanced Package (차세대 패키지) 핵심 4종

(1) WLP / WLCSP

• 웨이퍼 레벨에서 패키징을 많이 처리하는 개념.
• PCB 같은 매개체 없이(또는 최소화해서) 배선 길이 짧아지고, 패키지 얇아짐.

Fan-in vs Fan-out

• Fan-in: 솔더볼이 칩 면적 안에 들어옴 → 비교적 단순/작은 패키지
• Fan-out: 칩 밖으로까지 솔더볼 확장 → I/O를 더 많이 뽑을 수 있음(면적 확장)

(2) TSV

• 실리콘을 수직으로 관통하는 via로 연결해서 칩을 위로 쌓는 기술.
• 핵심 효과: 연결이 짧아져 속도↑, 전력↓, 고성능 메모리에 특히 중요.
• 그래서 HBM 같은 적층 메모리에 TSV가 핵심으로 들어감.

TSV 공정 감(한 줄)

• 실리콘에 구멍 뚫고 → 구리로 채우고 → 평탄화(CMP) → 범프/본딩 → 적층

(3) Flip Chip Bump + CPB(Copper Pillar Bump)

• 솔더 범프 아래에 구리 기둥(Cu post) 세워서
  • 본딩 갭 유지
  • 피치 줄이면서도 범프끼리 붙는 쇼트 위험을 줄이는 쪽으로 설계

(4) RDL(재배선)

• 원래 중앙에 있던 패드를 가장자리로 재배치해서 새로운 패드 만들기.
• 칩 설계 자체를 크게 바꾸지 않고도 I/O 배치를 바꾸거나 적층/패키징 자유도를 높이는 역할.

---

5) 패키징 소재

• CMP 슬러리: SiO₂ 입자 기반, 화학+기계 연마
• PCB 구성: 솔더마스크(절연/보호) + Cu foil + 프리프레그(접착/절연) + 코어 등
• Gold wire: 고순도 금선(와이어 본딩용)
• DAF: 커버필름/접착필름/베이스필름 구조(열/광 경화로 굳는 타입)
• Carrier wafer 접착(예: PDMS 계열): 웨이퍼 레벨 공정에서 임시 고정용
• Glue cleaning: 특정 조건에서 Si–O 구조가 깨지는(스캐서링) 같은 현상 키워드로 등장